贝博ballbet体育|西瓜公主|集成电路制造工艺-可制造性设计

发布日期：2022-12-30 05:05 浏览次数：

　　ballbet贝博网站官网ღღ。台湾积体电路ღღ，半导体保险元件ღღ，半导体产业链半导体龙头股ღღ。现在的半导体产业ღღ，在使用特征尺寸小于100nm的CMOS器件进行芯片制造时ღღ，从设计到制造会遇到很多困难ღღ。根据摩尔定律的要求ღღ，晶体管工作在不断缩小的时序窗口中ღღ，而芯片制造过程中的工艺波动能够敏感地改变晶体管的工作和时序窗口ღღ。这种改变来源于制造在硅片上的电路和设计者所设计的版图并不完全一致ღღ，而这种工艺波动在极端情况下会导致芯片功能的失效ღღ。

　　图13.1给出在小于100nm的技术节点中ღღ，随着工艺波动所占的比重不断变大ღღ，芯片的失效就越有可能发生ღღ。例如ღღ，在45nm的工艺技术下ღღ，器件的性能波动就能达到名义上参数值的60%ღღ。为了解决这些越来越严重的问题ღღ，一些工作流程ღღ，例如版图改变ღღ、更新设计ღღ、学习和提高产量成为VLSI/SOC设计公司和加工厂共同采用的方案 ღღ。这些工作流程被称为可制造性设计（Design for Manufacturabilityღღ，DFM）ღღ。

　　新开发的一些技术使DFM能够在工业上得到应用ღღ。这些技术的基础是建立适当并且精确的模型来描述半导体工艺以及工艺波动ღღ，每一个关键工艺的波动都需要模型ღღ。

　　如图13.2所示ღღ，在小于100nm工艺下ღღ，一个导电层线宽的关键尺寸（critICal dimension）的波动取决于四个不同的因素ღღ：离焦ღღ、掩膜误差ღღ、晶圆平面的曝光和厚度方向的拓扑结构ღღ。DFM模型必须包括所有产生波动的来源以及它们之间的相互作用ღღ。

　　图13.3给出了一个简单的模型建立流程图ღღ，其中包含了半导体制造过程中所必须采用的步骤ღღ，用来产生高质量的DFM模型ღღ。类似于典型的工艺和器件模型ღღ，需要采用特殊的测试设计或测试结构来构建测试框架ღღ。然后ღღ，如图13.3所示ღღ，利用在测试框架上测量得到的数据产生DFM中的数学模型ღღ。

　　另外ღღ，高效的工作流程也是DFM能够在工业上得到应用的关键技术ღღ。我们从两个方面介绍DFM的工作流程ღღ。

　　第一个是如何识别DFM的误差或者影响芯片制造和良率中的热点（hot spots）ღღ，同时在一个工作流程中进行高效地修正ღღ。这个工作流程能够被集成到一个物理设计流程中ღღ。

　　如图13.4所示ღღ，我们给出了一个有代表性的DFM流程ღღ，这个流程用于逻辑和SOC设计的物理设计和验证中ღღ。在图13.4中ღღ，整个DFM过程分析了物理的DFM结果ღღ，即DFM误差的数据库ღღ。然后把它们转换成能够用于静态时序分析（STA）的电路模型格式ღღ，例如增量的静态延迟格式（SDF）ღღ。利用时序约束中的检查和中断修正以及其他芯片设计流程的要求的标准程序ღღ，DFM流程用来改善100nm以下技术节点工艺的设计ღღ。DFM流程现今广泛用于EDA（电子设计自动化）的流程中ღღ。从另一个方面看ღღ，DFM在半导体制造商中的影响更广泛而且更国际化ღღ。这就是为什么在一个半导体公司中不同组织不同工种需要一起建立DFM兼容性设计ღღ。

　　我们在图13.5中给出这个流程ღღ。在图13.5中ღღ，不同的工作过程产生的结果或者下一个阶段的工作都必须是DFM兼容性设计ღღ。例如ღღ，基于模型的CMP分析能够得到DFM作用向导ღღ，而DFM作用向导又反过来得到DFM兼容性设计贝博ballbet体育ღღ。类似的工作也可以用于和电特性波动相关的建模和分析中ღღ，它把原有的工作加进几个阶段最终也可以得到DFM兼容性设计ღღ。

　　如图13.5所示ღღ，这个工作通过模型ღღ、器件ღღ、电路ღღ、验证和制造等不同阶段的设计流程进行开展西瓜公主ღღ。对一个特定的半导体加工厂ღღ，这些阶段以及每个阶段所做的工作能够属于不同的公司（如同一个公司的不同部门）ღღ。

　　在当今的IC设计中ღღ，一个半导体的代工厂不同技术组织和机构联合起来在DFM不同阶段结合起来的流程如图13.5所示ღღ，包括模型ღღ、器件ღღ、电路设计ღღ、验证以及制造ღღ。这些流程的最终产品是用于成功设计定案和制造的DFM兼容的设计ღღ。

　　在先进的半导体工艺中ღღ，光刻是DFM最初关注的问题贝博ballbet体育ღღ。如今ღღ，光刻还是DFM中最关键的领域ღღ。随着工艺设备和计算机模型技术的发展ღღ，光刻已经成为一个复杂的知识体系ღღ。在本节中ღღ，我们无法把和DFM相关的光刻的所有问题都进行讨论ღღ，而将集中讨论在OPC中的边缘冲突中的掩膜误差增强因子（MEEF）分析ღღ。

　　掩膜误差增强因子（MEEF）在把设计的版图到硅的晶圆片的转移过程中起着非常重要的作用ღღ。由于采用分辨率增强技术(RET)使小的图形能够在晶圆片上显影ღღ，随着设计尺寸的不断缩小ღღ，掩膜制造的成本急剧增加ღღ。从90nm的技术节点开始ღღ，基于模拟的OPC验证广泛地在OPC流程中采用ღღ。

　　基于模拟的OPC验证从90nm技术节点开始就在OPC流程中得到广泛的应用ღღ。当工业发展到45nmღღ、32nm及以下节点时ღღ，CD误差和边缘布置误差(EPE)在最佳曝光条件下的检查对于临界状态下的热点的探测显示出一定的局限性西瓜公主ღღ。这些临界状态的热点仅仅在工艺波动的条件下才会出现问题ღღ。这使得在设计阶段对芯片进行分析ღღ、发现和修正这些潜在出问题的图形ღღ，对于提高芯片的可制造性变得愈发重要ღღ。过去有一些研究是针对使用简单的线条/线间距的图形产生的MEEF对芯片制造产生的影响ღღ。现在有一些工具在设计阶段的后OP验证中提供全芯片的MEEF分析 ღღ。这极其耗时同时生成大量的数据ღღ。在本节中ღღ，我们用可制造性设计（DFM）方法进行MEEF的热点分析ღღ，其目的是找出对于工艺波动最敏感的热点ღღ。

　　众所周知ღღ，具有高MEEF的图形会减少全芯片的工艺窗口ღღ，所以它们在光刻工艺中不能被忽视ღღ。当复杂以及不断缩小的图形增强邻近效应ღღ，显影失败的危险ღღ，也就是所谓的MEEF指标ღღ，就会增加ღღ。对于不相容边沿图形ღღ，后OPC的MEEF指标甚至要比前OPC更差ღღ，这就打破了“OPC提高可制造性”的基本原则西瓜公主ღღ。

　　虽然OPC技术的发展能够改善MEEFღღ，但是OPC的不相容边沿图形始终在65nm以及以下的技术节点上存在ღღ。对于加工厂的公司来说ღღ，从客户那里得到光刻友好以及满足DRC条件的设计是很关键的ღღ。后OPC验证是掩膜制造前的最后一步仿真检查ღღ。然而ღღ，区分OPC可修正和不可修正的热点是非常必要的ღღ，原因是修正不同类型的热点的工作是在不同公司内完成的ღღ。我们提出一个新的方法从DFM的角度解决这个问题ღღ。采用一个图形集合软件ღღ，我们将会证实ღღ：给定一个缺陷列表ღღ，利用后OPC验证ღღ，通过比较OPC处理前后的边缘的热点的MEEF改变ღღ，有可能区分是属于OPC问题还是设计问题ღღ，特别是对于那些间距紧密很难有空间进行调整的热点图形ღღ。我们还对CD大小变化的设计图形也进行了研究以确定MEEF的影响ღღ。

　　我们对在全芯片OPC验证中检查出来的热点进行了MEEF分析ღღ。原则上ღღ，基于任何设计的缺陷列表可以用于分析MEEF的敏感性ღღ，其思想是探测OPC的不相容边沿以及过滤出最敏感的热点ღღ，这个软件能够进行热点的MEEF计算ღღ、存储缺陷列表中对应的MEEF值ღღ。

　　因为MEEF计算是针对缺陷列表而不是全芯片的设计ღღ，所以这个方法速度要比传统方法快很多ღღ。使用交互式的图形界面ღღ，具有高MEEF比率（OPC后/OPC前）的缺陷能被过滤出来并进行仔细研究ღღ。这里ღღ，采用和后OPC验证阶段相同的光刻模型ღღ，不需要额外的负担进行数据准备ღღ。这些过滤出来的缺陷图形可以存储在图形库中ღღ，而且根据器件的类型不断积累留作将来使用西瓜公主ღღ。图13.6给出了整个工作流程ღღ。

　　如图13.6所示ღღ，在建立了问题图形的图形库之后ღღ，一个输入的设计能被图形搜索方法迅速地进行筛查ღღ，而不是全芯片模拟ღღ，这个工作甚至可以在OPC前开始做ღღ。图13.7给出这个迅速筛查的方法的工作流程ღღ。这个流程的优势在于ღღ：能够在OPC前探查OPC不相容边沿图形ღღ，避免了冗长而且耗时的OPC和OPC验证ღღ。采用这种流程的条件是图形库中存有问题图形的模板ღღ。

　　大体说来ღღ，OPC改善了设计图形从设计到晶圆片上的转移工艺（光刻）的MEEF/NILSღღ，也就是它的印刷适性ღღ。然而西瓜公主ღღ，在最近的后OPC热点图形的MEEF分析中ღღ，我们发现并不总是这种情况ღღ。下面我们用两个来自于不同层的例子来解释这种例外ღღ。

　　对一个65nm工艺节点的逻辑器件（M1层和多晶硅层）进行后OPC验证得到的高MEEF的热点图形被用于进行热点结构设计ღღ，而且为了验证MEEF的变化ღღ，不同CD下类似的OPC不相容边沿结构也被产生出来ღღ。为了确保用于生产的OPC的质量ღღ，生产配方被用在经过OPC处理过的那些测试图形上ღღ。

　　图13.8画出了一个桥连的热点ღღ，这个热点位于一个大的金属结构附近ღღ，对于这个热点OPC很难起到效果ღღ。MEEF分析结果表明（见图 13.9）ღღ，相邻线条边缘在OPC之后MEEFღღ，和OPC之前相比都变差了ღღ。

　　目标层上线边沿上最大的MEEF值是3.7ღღ。理想的结果是经过OPC之后该数值减少ღღ，但事实上ღღ，经过OPC之后它增加到了4.7ღღ，由此导致了OPC不相容边沿图形 ღღ。这来源于相邻线nm）ღღ。基于当前热点的MEEF数值在OPC前已经很高了ღღ，通常的补救办法是改变设计ღღ。

　　对于这个热点的设计修正是把相邻线nmღღ。同时去掉目标图形上的凹凸不平之处贝博ballbet体育ღღ，从而使得OPC更容易ღღ。在这个例子中ღღ，由于附近有较大的空间ღღ，所以这样的移动是可行的ღღ。

　　图13.11总结了MEEF随着热点两条不相容边缘之间的CD距离变化而变化的曲线西瓜公主ღღ。这个图指出当CD距离小于100nmღღ，就会产生OPC不相容边缘ღღ。而对于这种热点图形的距离上的约束条件就会成为DFM中 M1层进行光刻友好设计的准则ღღ。

　　通过后OPC验证的热点MEEF分析ღღ，我们发现存在一些客户设计的关键层中存在着OPC不相容边界的图形ღღ。而且OPC不相容边界能通过计算OPC前和OPC后的MEEF检测出来ღღ。我们提出并验证了OPC不相容边界图形的检测方法ღღ，这个方法被应用到实际的生产中用来过滤掉那些来自后OPC验证的对工艺波动敏感的热点ღღ。随着积累检测到的 OPC不相容边界热点图形到一个图形库中ღღ，一个采用图形搜索技术的快速图形筛选方法有可能应用到新的设计中ღღ，在进行OPC之前用来检测并修正OPC不相容边界图形ღღ。

　　现在提出的MEEF分析方法可以很容易地用到其他的应用领域ღღ，例如ღღ，多种OPC比较ღღ、OPC热点修正验证西瓜公主ღღ、OPC热点检测和掩模制造工艺的跟踪等ღღ。我们会把这个工作流程扩展到其他的应用中去ღღ。这个 MEEF分析方法可以对一个已知热点做系统化的研究ღღ，同时在现有方法的基础上ღღ，采用另外一种方式建立DFM规则ღღ。这会使得DFM规则更加完备ღღ。

　　在这一节中ღღ，提出了一个基于模型的CMP-DFM模型ღღ，这个模型用来检测铜浅池（copper pooling）缺陷和离焦缺陷ღღ。这种基于模型的检查能够用于筛查出和周围环境高度敏感的版图ღღ，这类版图容易限制工艺窗口因而导致流片失败ღღ。而且ღღ，该CMP建模技术能够进行多层模拟ღღ，这样可以捕获不同层间相互作用导致的热点ღღ，这类热点不容易被基于规则的方法所检测ღღ。

　　采用这个方法ღღ，我们可以借助于腐蚀ღღ、蝶形凹陷ღღ、铜厚度波动来建立的DFM热点探测的DFM流程ღღ。一旦通过改变设计修正了热点ღღ，就可以避免铜的浅池缺陷以及降低离焦波动性ღღ。在这一节中ღღ，我们给出热点探测能够导致精确的工艺预测ღღ，同时早在模块设计阶段就可以修正热点ღღ。它也能够把铜的厚度变化和RC提取以及时序分析流程联系起来ღღ，这样就可以评估模块或者全芯片的性能的良率及时序情况ღღ。这个方法也已用于验证较早介绍的基于模型的冗余金属填充ღღ。

　　有很多工艺模型用来精确预测VLSI工艺中CMP处理后的铜表面形貌ღღ，在过去20年ღღ，工业界和学术界活跃地验证这些模型的精确性ღღ。以一个覆盖CMP物理和化学多层级的模型为例ღღ，这个模型包括晶圆和基底相互作用ღღ、磨料和基底相互作用ღღ、磨料和晶圆相互作用以及晶圆和化学作用ღღ。图13.12中给出了产生CMP模型的流程步骤ღღ。正如我们曾经指出的ღღ，在芯片测试中ღღ，足够多的测试图形是用于建模凹陷ღღ、腐蚀ღღ、金属层厚度波动的基本要求ღღ。利用原子力形貌（AFP）测量得到的硅片上的数据对相互作用模型进行数值校正西瓜公主ღღ，可以得到DFM模型ღღ。图13.13中给出了测试芯片的照片ღღ、AFP扫描的方向和定位以及模拟结果和测量数据的对比ღღ。

　　那些违反了一系列保证工艺窗口原则的图形或者包含不同图形的一个区域被称作DFM热点ღღ。如图13.12所示ღღ，把精确的模型嵌入到能够模拟铜互联拓扑形貌的计算机程序中贝博ballbet体育ღღ，DFM工程师就能在IC设计过程中检测到CMP热点ღღ。CMP的DFM模拟能够产生有意义以及精确的热点图形ღღ，使之用于设计过程或者构造尺寸大于1000μm的设计模块ღღ。图13.12中给出了利用65nm逻辑电路工艺下的全芯片（3mm×3mm）的 CMP模拟输出ღღ。在芯片的外围区域ღღ，金属层大多为芯片的IO电路贝博ballbet体育ღღ。我们给出了这个区域中CMP处理后金属厚度的热点ღღ。工程师们不仅能看到热点ღღ，而且通过版图编辑器的帮助ღღ，也能分析围绕一个或者多个热点的版图ღღ。在图13.14的例子中ღღ，显示了重叠的宽金属线条ღღ，而分析表明ღღ，这正是导致金属厚度问题的根本原因ღღ。然后ღღ，通过DFM的指示ღღ，设计者通过修改宽金属线条的问题来解决这个问题ღღ，而通常的方法是拆分宽金属线条ღღ，或者在它们上面插入一些狭槽ღღ。

　　上述所说的DFM工作是工程性的工作ღღ，已经和现今物理设计流程融为一体了ღღ。它也可以单独作为一个设计流程ღღ，即DFM流程ღღ。图13.15 中给出了CMP流程ღღ，这个流程覆盖了CMP工艺过程波动性的分析ღღ。除了我们上面介绍的热点探测和解决流程ღღ，还提供了电学波动性的分析ღღ，也就是利用基于SPEF的厚度模拟数据ღღ，对基于电阻和电容的网表进行调整ღღ。

　　随着工艺技术的发展ღღ，DFM愈发成为进行成功芯片制造和提高良率的关键ღღ。在现在32nm或者更高级的设计中ღღ，虽然设计构架ღღ、功能ღღ、时序和功耗还是成功设计的条件ღღ，但是DFM也已经毫无疑问地成了一个新的ღღ、实在的成功设计条件ღღ。没有经过DFMღღ，就没有成功的流片ღღ。然而ღღ，在32nm及以下的技术节点贝博ballbet体育ღღ，DFM还有新的技术挑战ღღ。其中最大的挑战是从基于DFM模型的计算机程序中得到所有的热点变得越来越困难ღღ。产生这个问题的根本原因是热点变得非常复杂而且彼此关联性很强ღღ，以至于没有一个计算机程序能够模拟所有的工艺波动ღღ。

　　我们发现最合理和最有效的方法是使用DFM热点图形库来增强传统DFM模型的不足之处ღღ。在图13.16中ღღ，上半部分是我们提出的获得 DFM热点集合的方法ღღ；下半部分是其他半导体公司已经提出的方法ღღ，仍然有效ღღ。不同于DFM模型ღღ，图形库的建立完全是通过收集导致威胁工艺窗的版图图形而形成的ღღ。它们中的一部分能够被DFM模型产生ღღ，另一部分并非来自于任何模型ღღ，而是借助图形软件收集硅片上的测量数据ღღ。我们把这个过程在图13.17中显示出来ღღ。图13.18给出了这些 DFM热点库的应用ღღ。使用高效和精确的图形匹配程序ღღ，DFM软件能够通过检查设计并找到和预先定义的热点图形匹配的图形ღღ。